FANDOM


2 I circuiti si suddividono in: • combinatori: lo stato dell’uscita dipende dagli stati correnti degli ingressi; • sequenziali: lo stato dell’uscita, oltre che dagli stati correnti degli ingressi, dipende anche da stati precedenti nel tempo (di solito al colpo di clock precedente) → richiedono degli elementi di memoria detti flip-flop.

b15. Circuiti logici combinatori Porte a livello singolo Le porte logiche si suddividono in invertenti e non invertenti a seconda se il segnale viene rispettivamente negato o no: 28 invertenti: • inverter • NOR • NAND • EXNOR 29 non invertenti: • buffer • OR • AND • EXOR

Porte NAND e NOR R-switch 4 Porta NAND nMOS: È costituita da più transistori collegati in serie e da una resistenza di pull-up R_PU. L’uscita va a massa se tutti gli in¬terruttori sono chiusi, ovvero se tutti i segnali di ingresso sono allo stato alto H. 5-6 Porta NOR nMOS: È analoga alla porta NAND, ma i transistori nMOS sono collegati in parallelo. L’uscita va a massa se almeno uno degli in¬terruttori è chiuso, ovvero se almeno uno dei segnali di ingresso è allo stato L. 8 Porte pMOS: Una porta pMOS rappresenta la stessa funzione di una porta nMOS se presenta delle caratteristiche opposte: • chiuso se I=L • aperto se I=H • serie → parallelo • parallelo → serie • verso massa → verso alimentazione

Porte NAND e NOR CMOS 8 Le tipologie nMOS e pMOS si complementano nelle porte CMOS, che non richiedono più resistenze di pull-up o di pull-down → 10 anche se rispetto alle porte R-switch si ha un numero doppio di transistori, le dimensioni fisiche risultano sempre più ridotte. 9 Porta NAND: È l’unione di una porta NAND nMOS come elemento di pull-down e di una porta NAND pMOS come elemento di pull-up. Poiché in un CMOS gli elementi devono essere cortocircuitati uno alla volta, ogni segnale d’ingresso deve sdoppiarsi agli ingressi di una coppia di transistori di tipo opposto: “bufferato” al transistore nMOS e negato al transistore pMOS. 11-12 Porta NOR: Entrambi gli elementi di pull-down e pull-up invertono il tipo di collegamento dei transistori.

Porte a livelli multipli 23 Qualsiasi funzione logica può essere ricondotta a una somma di prodotti o a un prodotto di somme → bastano sempre al massimo due livelli di porte logiche, cioè con due porte poste in serie.

Porte AND e OR in cascata 13-16 Porte R-switch: Avendo una resistenza di pull-up R_PU, si possono mettere in cascata più transistori nell’elemento di pull-down: • la funzione OR si realizza con un collegamento in parallelo; • la funzione AND si realizza con un collegamento in serie. L’elemento di pull-down è sempre invertente → data una funzione logica, è necessario ricavare attraverso le leggi di De Morgan la corrispondente funzione negata. 17 Porte CMOS: L’elemento di pull-up complementare si realizza invertendo le caratteristiche di quello di pull-down nel modo consueto. Le prestazioni si riducono fortemente all’aumentare del numero di transistori inseriti, perché si amplificano gli effetti di non idealità.

Pass gate 24 Il pass gate è un interruttore in serie al segnale, realizzato con una coppia di transistori pMOS e nMOS in parallelo. Il segnale di controllo S apre un transistore chiudendo l’altro e viceversa, e l’uscita assume uno dei due valori di ingresso A o B: U=A⋅S ̅+B⋅S 26 Se il secondo segnale è il negato del primo (B=A ̅), si realizza una porta XOR. 37 La resistenza di perdita R_on del transistore in conduzione e la capacità equivalente C_P associate al pass gate aumentano la costante di tempo → inserire più pass gate in serie porta a un eccessivo ritardo di propagazione. 27 Rispetto a un collegamento di porte logiche, il pass gate è vantaggioso perché richiede internamente meno transistori. A differenza delle porte logiche, però non rigenera il segnale perché si limita a restituire direttamente uno dei segnali di ingresso → i disturbi non vengono filtrati.

Consumo 30 Ogni modulo consuma energia: • una parte è usata per il funzionamento interno del modulo; • una parte viene usata per i segnali esterni; • una parte viene dissipata in calore.   L’energia viene fornita al modulo attraverso la tensione di alimentazione V_AL: l’indicatore del consumo è la corrente assorbita dall’alimen¬tazione. 31 Conviene evitare un consumo di potenza eccessivo: • forti correnti comportano dei disturbi elettromagnetici; • per portare una corrente elevata con una bassa dissipazione di potenza, il tratto di filo conduttore in cui scorre deve avere una resistenza equivalente molto bassa → la resistenza equivalente è inversamente proporzionale alla sezione di conduttore; • per i dispositivi portatili è importante l’autonomia delle batterie; • un alto consumo di potenza comporta un’elevata quantità di calore disperso, specialmente se i componenti elettronici sono di piccole dimensioni.

Potenza statica P_S 32 La potenza statica P_S è la potenza assorbita in assenza di commutazione, cioè quando la corrente I_DC è costante nel tempo: P=VI_DC Varia con la temperatura e con la tensione di alimentazione V_AL. 35 Dipende dalla tecnologia del dispositivo e dai carichi resistivi. 36 La potenza statica di un dispositivo R-switch è dovuta principalmente alla resistenza di perdita R_on del transistore che dissipa potenza durante l’intervallo di tempo in cui l’uscita è portata a massa (I=H, U=L), definito in funzione del tempo totale (di solito l’intervallo tra due colpi di clock) attraverso una costante D detta duty cycle: P_S=D_I 〖V_AL〗^2/R_PU ,D_I=T_H/T 37 La potenza statica di un dispositivo CMOS, a differenza di quella della tecnologia R-switch, è approssimativamente nulla perché, in assenza di carico resistivo , in entrambi gli stati logici vi è un transistore in interdizione.

Potenza dinamica P_D 33 La potenza dinamica P_D è la potenza assorbita per eseguire una commutazione. Con un carico capacitivo, la transizione L→H dal li¬vello basso al livello alto richiede che il condensatore venga caricato con una corrente proveniente dall’alimentazione, e viceversa con u¬na corrente che va verso massa. 35 Dipende dalla tecnologia del dispositivo e soprattutto dal carico capacitivo. Di solito è molto maggiore della potenza statica P_S. 34 Se il condensatore C a cui è applicata una differenza di potenziale V viene caricato e scaricato F volte al secondo, scorre una corrente pari a F volte la quantità di carica Q (s)caricata ogni volta: I=F⋅Q=F⋅CV con una potenza dinamica media: P=VI=FCV^2 45 La potenza dinamica P_D è per definizione proporzionale alla frequenza di clock → il consumo è proporzionale alla frequenza. 41 Come ridurre la potenza dinamica P_D? • non conviene ridurre la frequenza di commutazione F perché altrimenti per portare a termine un’operazione sarebbero richiesti più colpi di clock → l’energia totale consumata sarebbe sempre la stessa, oltre al fatto che le prestazioni del circuito sarebbero peggiori; • ridurre la capacità equivalente C, che essendo nel transistore MOS proporzionale a W⁄L comporta una riduzione delle dimensioni; • non conviene ridurre troppo la tensione di alimentazione V_AL perché comporterebbe una riduzione eccessiva dei margini di rumore.

Prodotto potenza P_D × ritardo t_P 42 Un circuito logico ideale è caratterizzato da potenza dissipata nulla (P_D=0) e ritardo nullo (t_P=0). In un dispositivo reale si cerca un compromesso tra: • correnti elevate: alta velocità e forte dissipazione; • correnti deboli: bassa velocità e bassa dissipazione. 43 Si può dimostrare che il prodotto P_D×t_P di una porta, una volta fissata la sua tecnologia, dipende solo dalla tensione di alimentazione V_AL e dalla capacità equivalente C del carico → 44 definisce una iperbole nel piano (P_d,t_P ).