FANDOM


Segnali logici 2-36 In elettronica gli stati logici 0 e 1 sono associati ai due valori di tensione alta V_H≈V_AL e bassa V_L≈GND=0: • convenzione logica positiva: 1⟷V_H | 0⟷V_L • convenzione logica positiva: 0⟷V_H | 1⟷V_L 37 Si definisce una tensione di soglia V_TR al di sotto della quale il segnale analogico viene riconosciuto nello stato logico L, e viceversa.

Compatibilità tra porte 43 Per compatibilità si intende la capacità di circuiti connessi in cascata di scambiarsi correttamente stati logici: gli ingressi devono interpretare correttamente i livelli di tensione. 39 Per un segnale analogico proveniente dall’uscita di un circuito digitale, sono definiti due valori limite di tensione: • V_OH è il valore di tensione minimo per l’uscita U allo stato H; • V_OL è il valore di tensione massimo per l’uscita U allo stato I. 40 Affinché questo segnale venga riconosciuto correttamente all’ingresso di un circuito digitale, sono definiti altri due valori limite: • V_IH≤V_OH è il valore di tensione per l’ingresso I minimo allo stato H; • V_IL≥V_OL è il valore di tensione massimo per l’ingresso I allo stato I. 68-69 Due circuiti logici appartenenti alla stessa famiglia logica hanno le stesse caratteristiche elettriche (alimentazione, tensioni e correnti di uscita e di ingresso, ritardi, consumo) → sono elettricamente compatibili tra di loro.

Comparatore di soglia 45-46-47 Conviene evitare valori limite ingresso-uscita uguali garantendo un margine di rumore per ridurre l’ef¬fetto dei disturbi: {■(V_IH<V_OH@V_IL>V_OL )┤⇒{■(〖NM〗_H=V_OH-V_IH@〖NM〗_L=V_IL-V_OL )┤ 49-51 Per recuperare un segnale digitale disturbato, si può interporre fra due circuiti digitali un comparatore di soglia, un modulo che realizza una funzione a gradino: converte un ingresso analogico, in base a un unico valore di soglia S, in un valore logico/binario in uscita. 50 Se il segnale è molto disturbato e oscilla frequentemente attorno al valore di soglia, è preferibile usare un comparatore di soglia con istèresi, che ha due valori di soglia S_1 e S_2: il valore di soglia S_1 viene attivato quando il segnale è crescente nel tempo (da L a H), e viceversa. Il trigger di Schmitt è un circuito che approssima il comportamento del comparatore di soglia con isteresi.

Invertitori R-switch Invertitore nMOS: uscita a vuoto (R_L→+∞) 6 L’invertitore a transistore nMOS è costituito da una resistenza di pull-up R_PU verso l’alimentazione V_AL e da un interruttore a transistore nMOS verso massa GND: • I=L, U=H: la tensione di ingresso V_I=V_GS=0 è minore della tensione di soglia V_th → il transistore è aperto e in interdizione → la corrente che scorre nella resistenza di pull-up R_PU è nulla → la tensione di uscita V_O è “portata su” alla tensione di alimentazione V_AL; • I=H, U=L: la tensione di ingresso V_I=V_GS è maggiore della tensione di soglia V_th → il transistore è chiuso e in conduzione → la tensione V_DS di pull-down è nulla → la tensione di uscita V_O è “portata giù” a massa (V_O=0). 8 Se si considerano anche le non idealità dell’invertitore: • U=L: la tensione V_AL si ripartisce anche sulla resistenza R_on; • U=H: una parte della corrente si disperde nella corrente di perdita I_"off" . 7 La transcaratteristica V_O (V_I ) di un invertitore reale non è brusca ma segue una variazione continua e graduale attraverso uno stato lo¬gico non definito. Quando l’uscita è allo stato basso L la resistenza di pull-up dissipa potenza. 53 Sulla transcaratteristica, i valori limite di tensione sono definiti di solito come i punti in cui le tangenti al grafico hanno pendenza 45°.

Invertitore nMOS: carico resistivo R_L 9 Se il carico R_L è collegato verso massa, la tensione V_O è inferiore a quella che si ottiene nel caso di carico ideale: U=L: V_O=(R_L ||R_on)/(R_L ||R_on+R_PU ) V_AL>R_on/(R_on+R_PU ) V_AL U=H: V_O=R_L/(R_L+R_PU ) V_AL-I_"off" (R_PU ||R_L )>V_AL-I_"off" R_PU Viceversa, se il carico è collegato verso massa, la tensione V_O è superiore a quella che si ottiene nel caso di carico ideale.

Invertitore pMOS 15 Poiché nel transistore pMOS le posizioni di source e drain risultano scambiate , se esso venisse collegato verso massa la sua tensione di gate V_GS sarebbe controllata anche dalla tensione di uscita V_DS≡V_O → non sarebbe un invertitore: V_GS=V_I-V_DS L’invertitore a transistore pMOS ha quindi una resistenza di pull-down R_PD verso massa, in modo che il controllo della commutazione dell’invertitore sia esercitato dalla sola tensione di ingresso: V_GS=V_I-V_AL La scelta della tensione di soglia V_th ha delle restrizioni: • aperto/interdizione: V_I=V_AL⇒V_GS=0>V_th⇒V_O=0 (la tensione di soglia V_th dev’essere negativa); • chiuso/conduzione: V_I=0⇒V_GS=-V_AL<V_th⇒V_O=V_AL (la tensione di soglia V_th dev’essere minore (in valore assoluto) della tensione di alimentazione V_AL).   Invertitore CMOS Uscita a vuoto 16 In un invertitore CMOS (o a MOS complementari) entrano alternativamente in funzione due transistori di polarità opposte: l’nMOS sostituisce la resistenza di pull-down R_PD, il pMOS la resistenza di pull-up R_PU, e ciascun transistore ha il terminale di drain verso quello dell’altro. Ogni transistore è caratterizzato da una pro-pria tensione di soglia: • nMOS: la tensione di soglia 〖V_th〗_n deve essere positiva e minore della tensione di alimentazione V_AL; • pMOS: la tensione di soglia 〖V_th〗_p deve essere negativa e maggiore della tensione di alimentazione -V_AL. La tensione d’ingresso V_I=〖V_GS〗_n è applicata al transistore nMOS di pull-down → sul transistore pMOS di pull-up è applicata una tensione: 〖V_GS〗_p=V_I-V_AL Se |〖V_th〗_p |<V_AL-〖V_th〗_n, a seconda della tensione di ingresso V_I si distinguono tre casi: 17 • 0<V_I<〖V_th〗_n: nMOS interdetto, pMOS in conduzione → U=H: il carico è portato all’alimentazione ; 18 • 〖V_th〗_p<V_I<0: nMOS in conduzione, pMOS interdetto → U=L: il carico è portato a massa; 19 • 〖V_th〗_p<V_I<〖V_th〗_n: nMOS in conduzione, pMOS in conduzione → l’uscita non corrisponde a uno stato logico definito. 21 Ciascun transistore ammette la rappresentazione circuitale di perdita. 20 Un invertitore CMOS è anche rappresentabile con 41 due interruttori p-switch e n-switch oppure con un unico 35 deviatore. Vantaggi rispetto agli invertitori R-switch: • sono fisicamente molto più piccoli rispetto agli invertitori R-switch; • hanno una struttura simmetrica e un comportamento simmetrico negli stati H e L; • in condizioni statiche hanno in entrambi gli stati un consumo di potenza trascurabile; 22 • hanno una transcaratteristica V_O (V_I ) di pendenza maggiore rispetto a quella degli invertitori R-switch → la regione in cui lo stato lo¬gico non è definito è molto più stretta → migliori prestazioni logiche. 23 Se la pendenza è idealmente verticale, lo stato logico non definito coincide con l’unica tensione di soglia V_TR.

Ad blocker interference detected!


Wikia is a free-to-use site that makes money from advertising. We have a modified experience for viewers using ad blockers

Wikia is not accessible if you’ve made further modifications. Remove the custom ad blocker rule(s) and the page will load as expected.

Inoltre su FANDOM

Wiki casuale